

HC32L021 系列

32 位 ARM[®] Cortex[®]-M0+ 微控制器

数据手册

Beta1.00
2024 年 12 月

产品特性

支持特性

- 48MHz Cortex-M0+ 32 位 CPU 平台
- HC32L021 系列具有灵活的功耗管理系统：
 - ▶ 0.65μA@3V 深度休眠模式：所有时钟关闭，上电复位有效，IO 状态保持，IO 中断有效，所有寄存器、RAM 和 CPU 数据保存状态时的功耗
 - ▶ 52μA/MHz@3V@48MHz 工作模式：CPU 运行，外设关闭，从 FLASH 运行程序
- 64K 字节 FLASH 存储器，具有擦写保护功能，支持 ISP、ICP、IAP，4 级安全保护
- 6K 字节 RAM 存储器
- 通用 I/O 管脚
(17IO/20pin, 10IO/14pin)
 - ▶ 部分 IO 支持滤波
- 时钟、晶振
 - ▶ 内部高速时钟 RC48M：4/6/32/48MHz
 - ▶ 内部低速时钟 RCL：32.768/38.4kHz
 - ▶ 外部低速晶振 XTL：32.768kHz
 - ▶ 支持外部时钟源输入
- 定时器/计数器
 - ▶ 2 个复合定时器 CTIM，可配置为 1 个通用 16 位定时器/计数器 GTIM 或 3 个 16 位基本定时器 BTIM；作为通用定时器时支持 4 通道捕获比较，4 通道 PWM 输出；作为基本定时器时，每个定时器支持两路翻转输出
 - ▶ 1 个高级 16 位定时器 ATIM3，支持 3 相带死区互补的 PWM 输出
 - ▶ 1 个独立看门狗电路，内部低速时钟提供 IWDG 计数
 - ▶ 1 个时钟校准模块 CTRIM，支持超低功耗定时功能，支持最大 65536s 超长定时和自动唤醒，支持内部时钟实时校准功能
 - ▶ 1 个 RTC 实时日历时钟计数器，支持最高 0.06ppm 补偿精度
 - ▶ 1 个 CM0+内置 24 位 SysTick 定时器
- 通讯接口
 - ▶ 2 路 LPUART 通讯接口
 - ▶ 1 路 SPI 标准通讯接口
 - ▶ 1 路 I2C 标准通讯接口
- 1 路 TRNG：64bit 随机数发生器
- 全球唯一 10 字节 ID 号
- 集成 1 个 12 位 1Msps 采样的高速高精度 SARADC
- 2 路电压比较器 VC，可配置 64 阶比较电压，可配置 12 档滤波
- 集成 1 路低电压侦测器 LVD，可配置 16 阶比较电平，可配置 12 档滤波，可监控端口电压以及电源电压
- SWD 调试解决方案，提供全功能调试器
- 工作条件：-40~85℃，1.8~5.5V
- 封装形式：QFN20，TSSOP20，QFN14

支持型号

HC32L021C8PA-TSSOP20TR	HC32L021C8UA-ZFN20TR
HC32L021C8PA-TSSOP20	HC32L021B8UA-XFN14TR

说明事项

版权所有©2024 小华半导体有限公司。保留所有权利

本文件及附件包含的信息有关知识产权权益全部属于小华半导体有限公司（以下简称“XHSC”）；客户对本文件及附件包含的信息只享有内部使用权，未经 XHSC 书面允许，任何单位和个人不得擅自摘抄、复制、改动或以其他任何形式使用本文件的部分或全部内容，并不得以任何形式进行传播。

商标声明

XHSC 小华半导体有限公司 **XHSC** 小华半导体和其他商标均为 XHSC 的商标。所有其他在 XHSC 产品上显示的产品或服务名称均为其各自所有者的财产。

注意事项

- XHSC 保留随时更改、更正、增强、修改产品和/或本文档的权利，恕不另行通知。用户可在下单前获取最新相关信息。XHSC 产品依据购销基本合同中载明的销售条款和条件进行销售。
- 客户应针对您的应用选择合适的 XHSC 产品，并设计、验证和测试您的应用，以确保您的应用满足相应标准以及任何安全、安保或其它要求。客户应对此独自承担全部责任。
- XHSC 在此确认未以明示或暗示方式授予任何知识产权许可。
- XHSC 产品的转售，若其条款与此处规定不同，XHSC 对此类产品的任何保修承诺无效。
- 本通知中的信息取代并替换先前版本中的信息。

小华半导体有限公司

地址：	上海市浦东新区中科路 1867 号 A 座 4 楼
网址：	https://www.xhsc.com.cn
邮箱：	XHSC_MCU@xhsc.com.cn
电话：	021-38880888-887

前言

数据格式

- 0x 前缀表示十六进制数据
- 0b 前缀表示二进制数据
- 数字没有前缀表示十进制数据

安全声明

由于使用某个功能或者协议，可能会存在潜在的安全问题，需要进行声明，提醒用户慎用，规避安全风险。

Preliminary

目录

产品特性.....	ii
前言.....	iv
1 产品概述.....	1
1.1 产品阵容.....	1
1.2 功能框图.....	3
1.3 存储区映射图.....	4
2 引脚配置及功能.....	4
2.1 引脚配置图.....	4
2.1.1 TSSOP20 封装.....	4
2.1.2 QFN20 封装.....	5
2.1.3 QFN14 封装.....	6
2.2 引脚功能说明.....	7
2.3 模块信号说明.....	9
3 典型应用电路图.....	11
4 电气特性.....	12
4.1 参数条件.....	12
4.1.1 最小值和最大值.....	12
4.1.2 典型数值.....	12
4.2 绝对最大额定值.....	12
4.3 工作条件.....	13
4.3.1 通用工作条件.....	13
4.3.2 VCAP 外置电容.....	14
4.3.3 上电和掉电时的工作条件.....	14
4.3.4 内嵌复位和 LVD 模块特性.....	15
4.3.5 供电电流特性.....	16
4.3.6 从低功耗模式唤醒的时间.....	18
4.3.7 外部时钟源特性.....	19
4.3.8 内部时钟源特性.....	22
4.3.9 Flash 存储器特性.....	23
4.3.10 EFT 特性.....	24
4.3.11 ESD 特性.....	24
4.3.12 I/O 端口特性.....	24
4.3.13 RESETB 引脚特性.....	26
4.3.14 ADC 特性.....	26
4.3.15 VC 特性.....	29
4.3.16 定时器特性.....	31
4.3.17 通信接口.....	32
5 封装信息.....	35
5.1 封装尺寸.....	35
5.1.1 QFN20 封装.....	35
5.1.2 QFN14 封装.....	37
5.1.3 TSSOP20 封装.....	39
5.2 焊盘示意图.....	41
5.2.1 QFN20 封装 (3mm x 3mm)	41
5.2.2 QFN14 封装 (2mm x 2mm)	42
5.2.3 TSSOP20 封装.....	43
5.3 丝印说明.....	44
5.4 封装热阻系数.....	44

版本记录.....	46
-----------	----

Preliminary

1 产品概述

1.1 产品阵容

产品名称

	HC	32	L	0	2	1	C	8	P	A
小华半导体										
MCU家族										
32: 32-bit										
产品类型										
L: 超低功耗										
MCU平台										
0: Cortex-M0+										
MCU规格档次										
2: 低端										
功能配置流水号										
1: 配置1										
管脚数量										
B: 14 Pin										
C: 20 Pin										
程序容量										
8: 64 KB										
封装类型										
P: TSSOP										
U: QFN										
温度质量范围										
A: -40~85 °C，工业级										

型号功能对比表


产品名称		HC32L021C8PA	HC32L021C8UA	HC32L021B8UA
引脚数		20		14
GPIO 数		16+1 ⁽¹⁾		9+1 ⁽¹⁾
CPU	内核	Cortex-M0+		
	频率	48MHz		
存储	Flash	64KB		
	RAM	6KB		
时钟	内部高速时钟	RC48M 4/6/32/48MHz		
	内部低速时钟	RCL 32.768/38.4kHz		
	外部高速时钟源	EXTH 4~48MHz		
	外部低速晶体	XTL 32.768kHz	-	
电源电压范围		1.8~5.5V		
单/双电源		单电源		
温度范围		-40~85℃（最大功率耗散） -40~105℃（低功率耗散）		
端口中断		17	10	
定时器	通用定时器 CTIM0/1		通用定时器 CTIM0	
	高级定时器 ATIM3			
	时钟校准定时器 CTRIM（支持低功耗定时器模式）			
实时时钟（RTC）		1		
看门狗定时器（IWDT）		1		
通信接口	LPUART0/1			
	I2C（HS）			
	SPI			
模数转换器（ADC，12-bit）		8ch+1（VCC/3）	7ch+1（VCC/3）	
模拟电压比较器（VC）		VC0/1		
低电压检测器（LVD）		1	无输出	
Flash 安全保护		支持		
真随机数发生器（TRNG）		支持		
调试功能		SWD 调试/下载接口		
唯一识别码		支持（80bits）		
封装类型		TSSOP20	QFN20(3*3mm)	QFN14(2*2mm)



说明

1. MCU 处于运行态时, RESET 管脚可以复用为 GPIO 输入功能。


1.2 功能框图



说明

不同封装的产品支持的资源数量有差异，详细支持情况请参见 [型号功能对比表](#)。

1.3 存储区映射图




2 引脚配置及功能

2.1 引脚配置图


2.1.1 TSSOP20 封装

HC32L021C8PA-TSSOP20/HC32L021C8PA-TSSOP20TR



2.1.2 QFN20 封装

HC32L021C8UA-ZFN20TR




说明

- Exposed Thermal Pad 需要连接到 DVSS。

2.1.3 QFN14 封装

HC32L021B8UA-XFN14TR



说明

- Exposed Thermal Pad 需要连接到 DVSS。

2.2 引脚功能说明

TSSOP20	QFN20	QFN14	Name	ANALOG
1	18	14	PA00	AIN0/VC0_IN0
2	19	-	PA01	AIN0_N/VC1_IN0
3	20	13	PA02	AIN1/EXVREF/VC0_IN1
4	1	1	RESETB/PB00	-
5	2	2	PA03	AIN2/VC1_IN1/LVD_IN0
6	3	-	PA04	-
7	4	3(8)	AVSS/DVSS	-
8	5	4	VCAP	-
9	6	5	AVCC/DVCC	-
10	7	-	PA05	AIN3
11	8	-	PA06	XTLO
12	9	-	PA07/EXTL_IN	XTLI
13	10	-	PA08	VC0_IN2
14	11	7	PA09	AIN4
15	12	6	PA10	AIN5/VC1_IN2/LVD_IN1
16	13	9	PA11/EXTH_IN	AIN6
17	14	10	PA13/SWDIO	-
18	15	11	PA14/SWCLK	-
19	16	-	PA15	VC0_IN3
20	17	12	PA12	AIN7/VC1_IN3

每个引脚的数字功能由 PSEL 位域进行控制，详见下表。

表 2-2 端口复用表

AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7
PA00	CTIM1_CH0	LPUART1_TXD	-	-	ATIM3_CH0A	RTC_1HZ	ATIM3_GATE
PA01	LPUART1_TXD	-	-	RTC_TAMP	ATIM3_CH0B	SPI_MISO	HSI2C_SCL
PA02	LPUART1_RXD	ATIM3_CH2A	-	CTIM0_CH0	ATIM3_CH1A	SPI_MOSI	HSI2C_SDA
PA03	LPUART0_RXD	HSI2C_SDA	-	CTIM1_TOG	ATIM3_CH1B	SPI_SCK	-
PA04	LPUART0_TXD	HSI2C_SCL	-	CTIM1_TOGN	ATIM3_CH2A	SPI_CS	ATIM3_BK
PA05	CTIM1_CH3	SPI_CS	ATIM3_CH2B	-	RTC_1HZ	CTIM0_ETR	ATIM3_ETR
PA06	HSI2C_SDA	LPUART1_CTS	ATIM3_CH0B	-	SPI_SCK	LPUART0_RXD	LVD_OUT
PA07	HSI2C_SCL	LPUART1_RTS	CTIM1_ETR	-	SPI_CS	LPUART0_TXD	ATIM3_GATE
PA08	-	ATIM3_CH2B	-	CTIM0_CH0	SPI_MISO	LPUART1_TXD	IR_OUT
PA09	-	ATIM3_CH1B	-	CTIM0_CH1	SPI_MOSI	LPUART1_RXD	-
PA10	SPI_SCK	CTIM0_CH3	-	-	LPUART0_RXD	HSI2C_SDA	-
PA11	SPI_MOSI	ATIM3_CH0A	-	CTIM0_CH2	LPUART0_TXD	HSI2C_SCL	CTIM1_ETRTOG
PA12	SPI_CS	-	ATIM3_CH1A	CTIM0_CH1	LPUART1_RXD	-	LPUART0_RTS
PA13	SPI_MISO	-	ATIM3_CH2A	CTIM1_CH1	LPUART0_RXD	CTIM0_TOG	ATIM3_BK
PA14	CTIM1_ETRTOG	CTIM1_ETR	-	VC0_OUT	LPUART0_TXD	CTIM0_TOGN	TCLK_OUT
PA15	LPUART0_CTS	CTIM1_CH2	-	VC1_OUT	LPUART1_TXD	CTIM0_ETR	RTC_1HZ
PB00	-	-	-	-	CTIM0_ETR	ATIM3_ETR	ATIM3_BK

2.3 模块信号说明

表 2-3 模块信号说明


模块	引脚名称	描述
电源	DVCC	数字电源
	AVCC	模拟电源
	DVSS	数字地
	AVSS	模拟地
	VCAP	LDO 内核供电输出（仅限内部电路使用，需外接稳压电容）
CLOCK	EXTH_IN	外部高速时钟输入
	EXTL_IN	外部低速时钟输入
	XTLO	外部低速时钟振荡器接口
	XTLI	外部低速时钟振荡器接口
ADC	AIN x ($x=0\sim7$)	ADC 输入通道
	EXVREF	ADC 外部参考电压
VC	VC x_INy ($x=0\sim1$ $y=0\sim3$)	VC0/1 输入 0~3
	VC x_OUT ($x=0\sim1$)	VC0/1 比较输出
LVD	LVD_IN x ($x=0\sim1$)	电压侦测输入
	LVD_OUT	电压侦测输出
LPUART	LPUART x_TXD ($x=0\sim1$)	LPUART 数据发送端
	LPUART x_RXD ($x=0\sim1$)	LPUART 数据接收端
	LPUART x_CTS ($x=0\sim1$)	LPUART 发送硬件流控
	LPUART x_RTS ($x=0\sim1$)	LPUART 接收硬件流控
CTRIM	CTRIM_ETR/TOG	CTRIM 外部同步信号/翻转输出信号
SPI	SPI_MISO	SPI 模块主机输入从机输出数据信号
	SPI_MOSI	SPI 模块主机输出从机输入数据信号
	SPI_SCK	SPI 模块时钟信号
	SPI_CS	SPI 片选
HSI2C	HSI2C_SDA	I2C 模块数据信号
	HSI2C_SCL	I2C 模块时钟信号
RTC	RTC_1HZ	RTC 1 Hz 输出
	RTC_TAMP	RTC 时间戳输入

模块	引脚名称	描述
复合定时器 CTIM	CTIMx_CHy(x=0~1 y=0~3)	GTIM 的捕获输入比较输出/BTIM 翻转输出信号
	CTIMx_ETR(x=0~1)	GTIM 的外部计数输入信号
	CTIMx_TOGP/TOGN(x=0~1)	GTIM/BTIM 的翻转输出信号
高级定时器 ATIM3	ATIM3_CHyA(y=0~2)	ATIM3 的捕获输入比较输出 A
	ATIM3_CHyB(y=0~2)	ATIM3 的捕获输入比较输出 B
	ATIM3_ETR	ATIM3 的外部计数输入信号
	ATIM3_BK	ATIM3 的外部刹车输入信号
	ATIM3_GATE	ATIM3 的门控信号

说明

IO 端口复位为输入高阻状态，休眠模式和深度休眠模式保持之前的端口状态。

3 典型应用电路图



说明

- 电源需要一个去耦电容，去耦电容尽量靠近相应电源管脚。

4 电气特性

4.1 参数条件

若无另行说明，所有电压的都以 VSS 为基准。

4.1.1 最小值和最大值

所有最小值和最大值在最坏的条件下测得。

在每个表格下方的注解中说明为通过设计保证、综合评估的能到的数据，不会在生产线上进行测试。

4.1.2 典型数值

除非另有说明，典型数据是基于 $T_A=25^{\circ}\text{C}$ 和 $V_{CC}=3.3\text{V}$ 给出的。这些数据仅用于设计指导，并未经过测试。

4.2 绝对最大额定值

加在器件上的载荷如果超过“绝对最大额定值”列表中给出的值，可能会导致器件永久性地损坏。这里只是给出能承受的最大载荷，并不意味在此条件下器件的功能性操作无误。器件长期工作在最大值条件下会影响器件的可靠性。

表 4-1 电压特性

符号	参数	最小值	最大值	单位
VCC-VSS	外部主供电电压（包含 AVCC 和 DVCC） ⁽¹⁾	-0.3	6.0	V
V _{IN}	在其它引脚上的输入电压 ⁽²⁾	VSS-0.3	VCC+0.3	V
\Delta VCCx	不同供电引脚之间的电压差	-	50	mV
VSSx-VSS	不同接地引脚之间的电压差	-	50	mV
V _{ESD} (HBM)	ESD 静电放电电压（人体模型）	参考绝对最大值电气参数		V

 说明

1. 所有的电源（DVCC，AVCC）和地（DVSS，AVSS）引脚必须始终连接到外部允许范围内的供电系统上。
2. $I_{INJ(PIN)}$ 绝对不可以超过它的极限，即保证 V_{IN} 不超过其最大值。如果不能保证 V_{IN} 不超过其最大值，也要保证在外部限制 $I_{INJ(PIN)}$ 不超过其最大值。当 $V_{IN}>V_{CC}$ 时，有一个正向注入电流；当 $V_{IN}<V_{SS}$ 时，有一个反向注入电流。
3. 具有 ADC 模拟输入通道的 IO 输入电压要在 VSS~VCC 之间，否则会影响 ADC 转换精度。

表 4-2 电流特性

符号	参数	最大值 ⁽¹⁾	单位
I _{VCC}	经过 DVCC/AVCC 电源线的总电流（供应电流） ⁽¹⁾	100	mA
I _{VSS}	经过 VSS 地线的总电流（流出电流） ⁽¹⁾	100	mA
I _{IO}	任意 I/O 和控制引脚上的输出灌电流	25	mA
	任意 I/O 和控制引脚上的输出电流	-25	mA
I _{INJ(PIN)} ⁽²⁾⁽³⁾	RESETB 引脚的注入电流	±5	mA
	XTH 的 XTHI 引脚和 XTL 的 XTLI 引脚的注入电流	±5	mA
	其他引脚的注入电流 ⁽⁴⁾	±5	mA

符号	参数	最大值 ⁽¹⁾	单位
$\Sigma I_{INJ(PIN)}^{(2)}$	所有 I/O 和控制引脚上的总注入电流 ⁽⁴⁾	± 25	mA



说明

1. 所有的电源 (DVCC, AVCC) 和地 (DVSS, AVSS) 引脚必须始终连接到外部允许范围内的供电系统上。
2. $I_{INJ(PIN)}$ 绝对不可以超过它的极限, 即保证 V_{IN} 不超过其最大值。如果不能保证 V_{IN} 不超过其最大值, 也要保证在外部限制 $I_{INJ(PIN)}$ 不超过其最大值。当 $V_{IN} > V_{CC}$ 时, 有一个正向注入电流; 当 $V_{IN} < V_{SS}$ 时, 有一个反向注入电流。
3. 反向注入电流会干扰器件的模拟性能。
4. 当几个 I/O 口同时有注入电流时, $\Sigma I_{INJ(PIN)}$ 的最大值为正向注入电流与反向注入电流的即时绝对值之和。该结果基于在器件 4 个 I/O 端口上 $\Sigma I_{INJ(PIN)}$ 最大值的特性。

表 4-3 温度特性

符号	描述	数值	单位
T_{STG}	储存温度范围	-65~+150	°C
T_J	最大结温度	105	°C

4.3 工作条件

4.3.1 通用工作条件

表 4-4 通用工作条件

符号	参数	条件	最小值	最大值	单位
f_{HCLK}	内部 AHB 时钟频率	-	0	48	MHz
f_{PCLK0}	内部 APB0 时钟频率	-	0	48	MHz
f_{PCLK1}	内部 APB1 时钟频率	-	0	48	MHz
DVCC	数字部分工作电压	-	1.8	5.5	V
AVCC ⁽¹⁾	模拟部分工作电压	必须与 DVCC ⁽²⁾ 相同	1.8	5.5	V
T_A	环境温度 ⁽³⁾	最大功率消耗	-40	85	°C
		低功率消耗 ⁽⁴⁾	-40	105	°C
T_J	结温度范围	-	-40	105	°C



说明

1. 当使用 ADC 时, 参见 ADC 电气参数。
2. 建议使用相同的电源为 DVCC 和 AVCC 供电, 在上电和正常操作期间, DVCC 和 AVCC 之间最多允许有 300mV 的差别。
3. $T_A(max)$ 适用于 $P_D(max)$, 当 $P_D < P_D(max)$, 环境温度 T_A 在满足结温 T_J 不超过 $T_J(max)$ 时允许高于 $T_A(max)$, 更多描述请参见[封装热阻系数](#)。
4. 在较低的功率耗散的状态下, 只要 T_J 不超过 T_{Jmax} , T_A 可以扩展到这个范围。

4.3.2 VCAP 外置电容

通过将外部电容器 C_{EXT} 连接到 VCAP 引脚来实现主稳压器的稳定性。 C_{EXT} 的指定值详见下表。




图 4-1 外部电容器 C_{EXT}

 **说明**

ESR 为等效串联电阻。

表 4-5 VCAP 工作条件

符号	参数	条件	最小值	最大值	单位
$C_{EXT}^{(1)}$	外置电容容值	-	1	10	μF
ESR	外置电容 ESR	-	-	100	$m\Omega$

 **说明**

1. 由综合评估得出，不在生产中测试。

4.3.3 上电和掉电时的工作条件

表 4-6 上电和掉电的工作条件⁽¹⁾

符号	参数	条件	最小值	最大值	单位
t_{VCC_r}	VCC 上升速率	-	0	5	$V/\mu s$
t_{VCC_f}	VCC 下降速率	-	0	5	$V/\mu s$

 **说明**

1. 由综合评估得出，不在生产中测试。

4.3.4 内嵌复位和 LVD 模块特性




图 4-2 POR/Brown Out 示意图

表 4-7 POR/Brown Out⁽¹⁾

符号	参数	条件	最小值	典型值	最大值	单位
V _{POR}	POR 释放电压（上电过程）	-	1.49	1.65	1.75	V
V _{BOR}	BOR 检测电压（掉电过程）		1.45	1.50	1.55	V

表 4-8 LVD 模块特性

符号	参数	条件	最小值	典型值	最大值	单位
V _{ex}	外部输入电压范围	-	0	-	VCC	V
V _{level}	检测阈值	LVD_CR.VTDS=0b0000	1.70	1.80	1.90	V
		LVD_CR.VTDS=0b0001 ⁽¹⁾	1.90	2.00	2.10	V
		LVD_CR.VTDS=0b0010 ⁽¹⁾	2.10	2.20	2.30	V
		LVD_CR.VTDS=0b0011 ⁽¹⁾	2.30	2.40	2.55	V
		LVD_CR.VTDS=0b0100 ⁽¹⁾	2.45	2.60	2.75	V
		LVD_CR.VTDS=0b0101 ⁽¹⁾	2.65	2.80	2.95	V
		LVD_CR.VTDS=0b0110 ⁽¹⁾	2.85	3.00	3.15	V
		LVD_CR.VTDS=0b0111 ⁽¹⁾	3.05	3.20	3.35	V
		LVD_CR.VTDS=0b1000	3.25	3.40	3.55	V
		LVD_CR.VTDS=0b1001 ⁽¹⁾	3.45	3.60	3.75	V
		LVD_CR.VTDS=0b1010 ⁽¹⁾	3.65	3.80	3.95	V
		LVD_CR.VTDS=0b1011 ⁽¹⁾	3.85	4.00	4.15	V
		LVD_CR.VTDS=0b1100 ⁽¹⁾	4.05	4.20	4.35	V
		LVD_CR.VTDS=0b1101 ⁽¹⁾	4.25	4.40	4.55	V
		LVD_CR.VTDS=0b1110 ⁽¹⁾	4.45	4.60	4.75	V
		LVD_CR.VTDS=0b1111	3.65	4.80	4.95	V

符号	参数	条件	最小值	典型值	最大值	单位
I_{comp}	功耗	-	-	0.12	-	μA
$T_{response}$	响应时间	选择检测 GPIO 管脚电压， VCC=3.3V， LVD_CR.VTDS=0b1000，检测电压 由($V_{level}+100mV$)变为 ($V_{level}-100mV$)，变化斜率为 $2 \times 10^5 V/\mu s$	-	90	-	μs
T_{setup}	建立时间	选择检测 GPIO 管脚电压， VCC=3.3V， LVD_CR.VTDS=0b1000，检测电压 低于 $V_{level} - 100mV$	-	400	-	μs
V_{hys}	迟滞电压	-	-	40	-	mV
T_{filter}	滤波时间	LVD_CR.DEBOUNCE_TIME=0b0000	-	0	-	μs
		LVD_CR.DEBOUNCE_TIME=0b0001	-	8	-	μs
		LVD_CR.DEBOUNCE_TIME=0b0010	-	16	-	μs
		LVD_CR.DEBOUNCE_TIME=0b0011	-	32	-	μs
		LVD_CR.DEBOUNCE_TIME=0b0100	-	64	-	μs
		LVD_CR.DEBOUNCE_TIME=0b0101	-	128	-	μs
		LVD_CR.DEBOUNCE_TIME=0b0110	-	256	-	μs
		LVD_CR.DEBOUNCE_TIME=0b0111	-	512	-	μs
		LVD_CR.DEBOUNCE_TIME=0b1000	-	1024	-	μs
		LVD_CR.DEBOUNCE_TIME=0b1001	-	2048	-	μs
		LVD_CR.DEBOUNCE_TIME=0b1010	-	4096	-	μs
		LVD_CR.DEBOUNCE_TIME=0b1011	-	8192	-	μs
		LVD_CR.DEBOUNCE_TIME=0b1100	-	16384	-	μs
		LVD_CR.DEBOUNCE_TIME=0b1101	-	16384	-	μs
		LVD_CR.DEBOUNCE_TIME=0b1110	-	16384	-	μs
		LVD_CR.DEBOUNCE_TIME=0b1111	-	16384	-	μs



说明

1. 由综合评估得出，不在生产中测试。

4.3.5 供电电流特性

电流消耗是多种参数和因素的综合指标，这些参数和因素包括工作电压、环境温度、I/O 引脚的负载、产品的软件配置、工作频率、I/O 脚的翻转速率、程序在存储器中的位置以及执行的代码等。

微控制器处于下列条件：

- 所有的 I/O 引脚都处于输入模式，并连接到一个静态电平上——VCC 或 VSS（无负载）。
- 所有的外设都处于关闭状态，除非特别说明。
- 闪存存储器的访问时间调整到 f_{HCLK} 的频率（0~24MHz 时为 0 个等待周期，24~48MHz 时为 1 个等待周期）。
- 当开启外设时： $f_{PCLK0}=f_{HCLK}$ ， $f_{PCLK1}=f_{HCLK}$ 。

表 4-9 工作电流特性

符号	参数	条件			典型值(1)(3)	最大值(2)(3)	Unit
I _{DD} (Run in RAM)	All peripherals clock ON, Run while(1) in RAM	V _{CAP} =1.5V V _{CC} =3.3V T _A =2xC	RC48M clock source	4M	707.6	-	μA
				6M	976.5	-	
				32M Flash Wait=1	6687.4	-	
				48M Flash Wait=1	6715.6	-	
	All peripherals clock OFF, Run while(1) in RAM	V _{CAP} =1.5V V _{CC} =3.3V T _A =2xC	RC48M clock source	4M	406.4	-	μA
				6M	527.2	-	
				32M Flash Wait=1	3118.1	-	
				48M Flash Wait=1	3130.8	-	
IDD (Run CoreMark)	All peripherals clock OFF, Run CoreMark in Flash	V _{CAP} =1.5V V _{CC} =3.3V T _A =2xC	RC48M clock source	4M	847	-	μA
				6M	1157	-	
				32M Flash Wait=1	2479	-	
				48M Flash Wait=1	3558	-	
I _{DD} (Sleep mode)	All peripherals clock ON	V _{CAP} =1.5V V _{CC} =1.8~5.5 V T _A =-40-85°C	RC48M clock source	4M	513.4	641	μA
				6M	698.8	867	
				32M Flash Wait=1	4623.9	5757	
				48M Flash Wait=1	4643.1	5787	
	All peripherals clock OFF	V _{CAP} =1.5V V _{CC} =1.8~5.5 V T _A =-40-85°C	RC48M clock source	4M	210.5	284	μA
				6M	247.1	327	
				32M Flash Wait=1	1055.3	1302	
				48M Flash Wait=1	1059	1301	
I _{DD} (Run mode)	All peripherals clock ON, Run while(1) in Flash	V _{CAP} =1.5V V _{CC} =1.8~5.5 V T _A =-40-85°C	RC48M clock source	4M	947.6	1204	μA
				6M	1336.4	1698	
				32M Flash Wait=1	5997	7409	
				48M Flash Wait=1	6022.2	7450	
	All peripherals clock OFF, Run while(1) in Flash	V _{CAP} =1.5V V _{CC} =1.8~5.5 V T _A =-40-85°C	RC48M clock source	4M	645.8	847	μA
				6M	886.4	1165	
				32M Flash Wait=1	2440	3009	
				48M Flash Wait=1	2450	3060	
I _{DD} (LP Run)	All peripherals clock ON, Run while(1) in Flash	V _{CAP} =1.5V V _{CC} =1.8~5.5 V T _A =-40-85°C	RCL clock source ⁽⁴⁾	-	112.2	158	μA
			XTL clock source ⁽⁴⁾	Driver=1	111.8	157	
	All peripherals clock OFF, Run while(1) in Flash		RCL clock source ⁽⁴⁾	-	109.4	155	
			XTL clock source ⁽⁴⁾	Driver=1	109.4	154	

符号	参数	条件			典型值 ⁽¹⁾⁽³⁾	最大值 ⁽²⁾⁽³⁾	Unit
I _{DD} (LP Sleep)	All peripherals clock ON,	V _{CAP} =1.5V V _{CC} =1.8~5.5 V T _A =-40-85℃	RCL clock source ⁽⁴⁾	-	84.9	121	μA
			XTL clock source ⁽⁴⁾	Driver=1	84.9	120	
	All peripherals clock OFF,		RCL clock source ⁽⁴⁾	-	82	117	
			XTL clock source ⁽⁴⁾	Driver=1	82.4	117	
I _{DD} (DeepSleep)	All peripherals clock OFF	V _{CAP} =1.5V	-	NO CLK	0.8	10.8	μA
	All peripherals clock OFF	V _{CC} =1.8~5.5 V	-	RCL ⁽⁴⁾	1.2	11	
	All peripherals clock OFF	T _A =-40-85℃	-	XTL ⁽⁴⁾	1.5	11.2	
	Other peripherals clock OFF		-	RCL ⁽⁴⁾ +IWDT	1.3	11.1	
	Other peripherals clock OFF		-	RCL ⁽⁴⁾ +LVD	1.3	11.1	
	Other peripherals clock OFF		-	RCL ⁽⁴⁾ +RTC	1.3	11.1	
	Other peripherals clock OFF		-	RCL ⁽⁴⁾ +IWDT+LVD	1.4	11.2	
	Other peripherals clock OFF		-	XTL ⁽⁴⁾ +IWDT	1.5	11.3	
	Other peripherals clock OFF		-	XTL ⁽⁴⁾ +LVD	1.5	11.3	
	Other peripherals clock OFF		-	XTL ⁽⁴⁾ +RTC	1.5	11.3	
	Other peripherals clock OFF		-	XTL ⁽⁴⁾ +IWDT+LVD	1.6	11.4	
	Other peripherals clock OFF		-	XTL ⁽⁴⁾ +LVD	1.5	11.3	



说明

1. 若没有其他指定条件, 该 Typ 的值是在 25°C & V_{CC}=3.3V 测得。
2. 若没有其他指定条件, 该 Max 的值是 V_{CC}=2.0-5.5V & Temperature=-40~85°C范围内的最大值。
3. 由综合评估得出, 不在生产中测试。
4. RCL、XTL 时钟测试使用频率为 32.768kHz。

4.3.6 从低功耗模式唤醒的时间

唤醒时间是在 RC48M 振荡器的唤醒阶段测量得到。唤醒时使用的时钟源依当前的操作模式而定:

- 休眠模式: 时钟源是 RC48M 振荡器
- 深度休眠模式: 时钟源是 RC48M 振荡器

表 4-10 低功耗模式唤醒时间⁽¹⁾

符号	参数	条件	最小值	典型值	最大值	单位
T _{wu} ⁽¹⁾	休眠模式唤醒时间	-	-	1.8	-	μs
	深度休眠唤醒时间	F _{RC48M} =4MHz	-	15.0	-	μs
		F _{RC48M} =6MHz	-	15.0	-	μs
		F _{RC48M} =32MHz	-	15.0	-	μs
		F _{RC48M} =48MHz	-	15.0	-	μs



说明

1. 由设计保证，不在生产中测试。
2. 唤醒时间的测量是从唤醒事件开始至用户程序读取第一条指令。

4.3.7 外部时钟源特性

4.3.7.1 外部输入高速时钟

表 4-11 外部输入高速时钟特性⁽¹⁾

符号	参数	条件	最小值	典型值	最大值	单位
f_{EXTH}	用户外部时钟频率	-	4	8	48	MHz
V_{EXTHH}	输入引脚高电平电压	-	0.7VCC	-	VCC	V
V_{EXTHL}	输入引脚低电平电压	-	VSS	-	0.3VCC	V
$T_{\text{r(EXTH)}}$	上升的时间	-	-	-	20	ns
$T_{\text{f(EXTH)}}$	下降的时间	-	-	-	20	ns
$T_{\text{w(EXTH)}}$	输入高或低的时间	-	16	-	-	ns
$C_{\text{in(EXTH)}}$	输入容抗	-	-	5	-	pF
Duty	占空比	-	40	-	60	%
I_{L}	输入漏电流	-	-	-	±1	μA



说明

1. 由设计保证，不在生产中测试。

4.3.7.2 外部输入低速时钟

表 4-12 外部输入低速时钟特性⁽¹⁾

符号	参数	条件	最小值	典型值	最大值	单位
$f_{\text{XTL_ext}}$	用户外部时钟频率	-	0	32.768	1000	kHz
V_{XTLH}	输入引脚高电平电压	-	0.7VCC	-	VCC	V
V_{XTLL}	输入引脚低电平电压	-	VSS	-	0.3VCC	V
$T_{\text{r(XTL)}}$	上升的时间	-	-	-	50	ns
$T_{\text{f(XTL)}}$	下降的时间	-	-	-	50	ns
$T_{\text{w(XTL)}}$	输入高或低的时间	-	450	-	-	ns
$C_{\text{in(XTL)}}$	输入容抗	-	-	5	-	pF
Duty	占空比	-	30	-	70	%
I_{L}	输入漏电流	-	-	-	±1	μA



说明

1. 由设计保证，不在生产中测试。

4.3.7.3 低速外部时钟 XTL

低速外部时钟（XTL）可以使用一个 32.768kHz 的晶体/陶瓷谐振器构成的振荡器产生。本节中所给出的信息是基于典型外部元器件，通过综合特性评估得到的结果。在应用中，谐振器和负载电容必须尽可能地靠近振荡器的引脚，以减小输出失真和启动时的稳定时间。有关晶体谐振器的详细参数（频率、封装、精度等），请咨询相应的生产厂商。

表 4-13 低速外部时钟 XTL⁽¹⁾

符号	参数	条件	最小值	典型值	最大值	单位
F_{CLK}	振荡频率	-	-	32.768	-	kHz
ESR_{CLK}	支持的晶体 ESR 范围	-	-	-	60	k Ω
$C_{Lx}^{(2)}$	负载电容	按晶体制造商要求进行配置。（包括寄生电容）	8	12	20	pF
DC_{ACLK}	占空比	-	30	50	70	%
$I_{dd}^{(3)}$	电流	XTL_CR[3:0]=0b1111	-	1330	-	nA
		XTL_CR[3:0]=0b1011	-	1230	-	
		XTL_CR[3:0]=0b0111	-	1140	-	
		XTL_CR[3:0]=0b0011	-	1050	-	
		XTL_CR[3:0]=0b1110	-	630	-	
		XTL_CR[3:0]=0b1010（推荐值）	-	580	-	
		XTL_CR[3:0]=0b0110	-	530	-	
		XTL_CR[3:0]=0b0010	-	490	-	
g_m	跨导	XTL_CR[3:0]=0b1111	-	14.64	-	μS
		XTL_CR[3:0]=0b1011	-	13.17	-	
		XTL_CR[3:0]=0b0111	-	11.67	-	
		XTL_CR[3:0]=0b0011	-	10.15	-	
		XTL_CR[3:0]=0b1110	-	7.37	-	
		XTL_CR[3:0]=0b1010（推荐值）	-	6.62	-	
		XTL_CR[3:0]=0b0110	-	5.87	-	
		XTL_CR[3:0]=0b0010	-	5.10	-	
$T_{start}^{(4)}$	启动时间	ESR=30k Ω C_L =12pF XTL_CR[3:0]=0b1010	-	2000	-	ms



说明

1. 由综合评估得出，不在生产中测试。

2. C_{LX} 指 XTAL 的两个管脚的负载电容，用户建议按晶体制造商的要求选择该电容的容值。

如果晶体制造商给出了负载电容的容值，则匹配电容的容值应为晶体制造商所给出的负载电容容值的两倍。


如果晶体制造商给出了匹配电容的容值，则直接使用晶体制造商所给出的匹配电容的容值即可。

例：

- 晶体制造商给出晶体的负载电容为 8pF 时，匹配电容的容值应为 16pF。考虑 PCB 与 MCU 引脚之间的分布电容，建议选择容值为 15pF 或 12pF 的匹配电容。
- 晶体制造商给出晶体的匹配电容为 12pF 时，匹配电容的容值应为 12pF。考虑 PCB 与 MCU 引脚之间的分布电容，建议选择容值为 10pF 或 8pF 的匹配电容。

3. 选择具有较小 ESR 值的高质量振荡器（如 MSIV-TIN32.768kHz），可以通过调节 SYSCTRL_XTLCCR[3:0] 设置值以优化电流消耗。电流消耗与电路提供的跨导 (g_m) 成正比。

4. T_{start} 是启动时间，是从软件使能 XTL 开始测量，直至得到稳定的 32768Hz 振荡这段时间。这个数值是在 $SYSCTRL_XTLCCR[3:0]=0b1001$ 和 $SYSCTRL_XTLCCR[5:4]=0b10$ 设置下，使用一个标准的晶体谐振器上测量得到，它可能因晶体制造商和型号的不同而变化较大。



说明

- 芯片内已集成反馈电阻 R0。

4.3.8 内部时钟源特性

4.3.8.1 内部高速时钟 RC48M

表 4-14 内部高速时钟 RC48M 振荡器特性

符号	参数	条件	最小值	典型值	最大值	单位
Dev ₄₈	RC48M 振荡器精度	User trimming step for given VCC and T _A conditions	-	0.2	-	%
		VCC = 1.8-5.5V T _{AMB} = -40-85°C F _{CLK48} = 4/6MHz	-2.0 ⁽¹⁾	-	+2.0 ⁽¹⁾	
		VCC = 1.8-5.5V T _{AMB} = -20-75°C F _{CLK48} = 4/6MHz	-1.5 ⁽¹⁾	-	+1.5 ⁽¹⁾	
		VCC = 1.8-5.5V T _{AMB} = -40-85°C F _{CLK48} = 32/48MHz	-1.5 ⁽¹⁾	-	+1.5 ⁽¹⁾	
		VCC = 1.8-5.5V T _{AMB} = -20-75°C F _{CLK48} = 32/48MHz	-1.0 ⁽¹⁾	-	+1.0 ⁽¹⁾	
F _{CLK48}	振荡频率	-	4.0	4.0 6.0 32.0 48.0	48.0	MHz
I _{CLK48}	功耗	F _{CLK48} = 4MHz	-	54	-	μA
		F _{CLK48} = 6MHz	-	60	-	
		F _{CLK48} = 32MHz	-	181	-	
		F _{CLK48} = 48MHz	-	235	-	
DC _{CLK48} ⁽²⁾	占空比	-	45	50	55	%
t _{su48}	启动时间 (从使能到开始输出时钟)	F _{CLK48} = 4MHz	-	18.2	-	μs
		F _{CLK48} = 6MHz	-	16.6	-	
		F _{CLK48} = 32MHz	-	10.9	-	
		F _{CLK48} = 48MHz	-	10.4	-	



说明

1. 由综合评估得出，不在生产中测试。
2. 由设计保证，不在生产中测试。

4.3.8.2 内部低速时钟 RCL

表 4-15 内部低速时钟 RCL 振荡器特性

符号	参数	条件	最小值	典型值	最大值	单位
Dev	RCL 振荡器精度	User trimming step for given VCC and T _A conditions	-	0.5	-	%
		VCC=1.8-5.5V T _{AMB} =-40-85°C	-5.0 ⁽¹⁾	-	+3.0 ⁽¹⁾	%
F _{CLK}	振荡频率	VCC=3.3V T _{AMB} =25°C	38.2 32.5	38.4 32.768	38.6 33	kHz
T _{CLK}	启动时间	-	-	150	-	μs
DC _{CLK} ⁽¹⁾	占空比	-	25	50	75	%



说明

1. 由综合评估得出，不在生产中测试。

4.3.8.3 内部低速时钟 RC10K

表 4-16 内部低速时钟 RC10K 特性

符号	参数	条件	最小值	典型值	最大值	单位
V	Operation voltage	-	1.8	-	5.5	V
Dev ⁽¹⁾	振荡器精度	VCC = 1.8 ~ 5.5V T _{AMB} = -20 ~ 50°C	-50	-	50	%
F _{CLK}	振荡频率	VCC=3.3v T _{AMB} = 25°C	-	10	-	kHz



说明

1. 由综合评估得出，不在生产中测试。

4.3.9 Flash 存储器特性

表 4-17 Flash 存储器特性

符号	参数	条件	最小值	典型值	最大值	单位
EC _{FLASH}	擦写次数	T _{AMB} =25°C	20	-	-	kcycles
RET _{FLASH}	数据保存期限	T _{AMB} =85°C, after 20 kcycles	20	-	-	Years
T _{b_prog}	编程时间（字节）	-	22	-	30	μs
T _{w_prog}	编程时间（字）	-	40	-	52	μs
T _{p_erase}	页擦除时间	-	2	-	3	ms
T _{m_erase}	整片擦除时间	-	30	-	40	ms

4.3.10 EFT 特性

芯片复位可以使系统恢复正常操作。

表 4-18 EFT 特性

符号	级别/类型
EFT to IO (IEC61000-4-4)	TBD
EFT to Power (IEC61000-4-4)	TBD

软件建议

软件的流程中必须包含应对程序跑飞的控制，如：

- 被破坏的程序计数器
- 意外的复位
- 关键数据被破坏（控制寄存器等）

在进行 EFT 测试时，可以把超出应用要求的干扰直接施加在芯片电源或 IO 上，当检测到意外动作的地方，软件部分进行加强以防止发生不可恢复的错误。

4.3.11 ESD 特性

使用特定的测量方法，对芯片进行强度测试以决定它的电气敏感性方面的性能。

表 4-19 ESD 特性

符号	参数	条件	最小值	典型值	最大值	单位
$V_{ESD_{HBM}}^{(1)}$	ESD @ Human Body Mode	$T_a=25^{\circ}C$ ，符合 ANSI/ESDA/JEDEC JS-001	-4	-	4	kV
$V_{ESD_{CDM}}^{(1)}$	ESD @ Charge Device Mode	$T_a=25^{\circ}C$ ，符合 ANSI/ESDA/JEDEC JS-002	-1.5	-	1.5	kV
$I_{latchup}^{(1)}$	Latch up current	$T_a=85^{\circ}C$ ，符合 JESD78	-200	-	200	mA



说明

1. 由综合评估得出，不在生产中测试。

4.3.12 I/O 端口特性

4.3.12.1 输出特性-端口

表 4-20 端口输出特性⁽¹⁾

符号	参数	条件	最小值	最大值	单位
V_{OH}	IO 引脚输出高电平	$I_{IO}=6mA$, $V_{CC}=3.3V$	$V_{CC}-0.3$	-	V
		$I_{IO}=12mA$, $V_{CC}=3.3V$	$V_{CC}-0.7$	-	V
V_{OL}	IO 引脚输出低电平	$I_{IO}=8mA$, $V_{CC}=3.3V$	-	$V_{SS}+0.3$	V
		$I_{IO}=16mA$, $V_{CC}=3.3V$	-	$V_{SS}+0.7$	V



说明

1. 由综合评估得出，不在生产中测试。
2. 器件的 I_{IO} 电流必须始终遵循[电流特性](#)所列的绝对最大额定值， I_{IO} （I/O 端口的 I_{OH} 和 I_{OL} ）的总和不得超过 I_{VCC} 。

4.3.12.2 输入特性-端口 PA/PB

表 4-21 PA/PB 端口输入特性

符号	参数	条件	最小值	典型值	最大值	单位
$V_{IH}^{(1)}$	IO 输入高电平电压	VCC=1.8V	0.7VCC	-	-	V
		VCC=3.3V	0.7VCC	-	-	V
		VCC=5.5V	0.7VCC	-	-	V
$V_{IL}^{(1)}$	IO 输入低电平电压	VCC=1.8V	-	-	0.3VCC	V
		VCC=3.3V	-	-	0.3VCC	V
		VCC=5.5V	-	-	0.3VCC	V
V_{hys}	输入迟滞 ($V_{IH}-V_{IL}$)	VCC=1.8V	-	0.3	-	V
		VCC=3.3V	-	0.4	-	V
		VCC=5.5V	-	0.6	-	V
$R_{pullhigh}$	IO 弱上拉等效电阻	Pullup enabled VCC=3.3V	-	80	-	k Ω
C_{input}	IO 引脚电容	-	-	5	-	pF



说明

1. 由综合评估得出, 不在生产中测试。

4.3.12.3 端口外部输入采样要求-Timer Gate/Timer Clock

表 4-22 Timer Gate/Timer Clock 外部输入采样要求

符号	参数	条件	最小值	典型值	最大值	单位
t_{cap}	Timer capture timing	Timer capture pulse width	-	0.5	-	μ s
$t_{clk}^{(1)}$	Timer clock frequency applied to pin	Timer external clock input $f_{HCLK}=4$ MHz	-	-	PCLK/2	MHz



说明

1. 由综合评估得出, 不在生产中测试。

4.3.12.4 端口漏电特性-端口 PA/PB

表 4-23 PA/PB 端口漏电特性

符号	参数	条件	最小值	典型值	最大值	单位
$I_{lkg}(Px.y)$	Leakage current	$V_{(Px.y)}^{(1)(2)}$	-	± 50	-	nA



说明

1. 端口漏电基于相应端口连接到 VSS 或 VCC。
2. 端口必须设置为输入端口。

4.3.13 RESETB 引脚特性

RESETB 引脚输入驱动使用 CMOS 工艺，它连接了一个不能断开的上拉电阻。

表 4-24 RESETB 引脚特性

符号	参数	条件	最小值	典型值	最大值	单位
$V_{IL(RES\overline{E}TB)}^{(1)}$	输入低电平电压	-	-0.3	-	0.3VCC	V
$V_{IH(RES\overline{E}TB)}^{(1)}$	输入高电平电压	-	0.7VCC	-	VCC+0.3	V
$V_{hys(RES\overline{E}TB)}$	施密特触发器电压迟滞	-	-	200	-	mV
R_{PU}	弱上拉等效电阻	$V_{IN}=V_{SS}$	-	80	-	k Ω
$V_{F(RES\overline{E}TB)}^{(1)}$	输入滤波脉冲	-	-	-	2	μ s
$V_{NF(RES\overline{E}TB)}^{(1)}$	输入非滤波脉冲	-	10	-	-	μ s



说明

1. 由设计保证，不在生产中测试。


4.3.14 ADC 特性

表 4-25 ADC 特性

符号	参数	条件	最小值	典型值	最大值	单位
V_{ADCIN}	Input voltage range	Single ended	0	-	V_{REF+}	V
$V_{REF+}^{(1)}$	Positive reference voltage	-	1.5	-	AVCC	V
V_{REF-}	Negative reference voltage	-	-	AVSS	-	V
$DEV_{AVCC/3}$	AVCC/3 精度	-	-	± 3	-	%
$V_{INBUF}^{(1)}$	Input voltage range of the input buffer within which the accuracy is guaranteed	$(AVCC-0.1V) < V_{REF+}$	0.1	-	AVCC-0.1	V
		$(AVCC-0.1V) \geq V_{REF+}$	0.1	-	V_{REF+}	
$I_{ADC}^{(1)}$	Active current	reference generator on, input buffer on, $f_s=200ksps$	-	1.77	-	mA
		reference generator on, input buffer on, $f_s=1Msps$	-	2.10	-	
		reference generator off, input buffer off, $f_s=1Msps$	-	0.71	-	
$C_{ADCIN}^{(1)}$	ADC input capacitance	-	-	16	-	pF
$R_{ADC}^{(1)}$	ADC sampling switch impedance	-	-	1.5	-	k Ω
$R_{AIN}^{(1)(3)}$	ADC external input resistor	-	-	-	100	k Ω

符号	参数	条件	最小值	典型值	最大值	单位
$f_{\text{ADCCLK}}^{(1)}$	ADC clock Frequency	Range 1: $1.8\text{V} \leq \text{AVCC} < 2.4\text{V}$	0.2	-	8	MHz
		Range 2: $\text{AVCC} \geq 2.4\text{V}$	0.2	-	16	
$f_s^{(1)}$	Sampling rate	Range 2, $V_{\text{REF}+} = \text{AVCC}$	-	-	1	Msps
		Range 2, $V_{\text{REF}+} = \text{EXVREF}$	-	-	0.9	
		Range 1, $V_{\text{REF}+} = \text{AVCC}/\text{EXVREF}$	-	-	0.5	
T_{ADCSTART}	Startup time of reference generator and ADC core	-	-	20	-	μs
T_s	Sampling time	-	4	-	12	$1/f_{\text{ADCCLK}}$
T_{ADCCONV}	Conversion time	-	-	$T_s + 16$	-	cycles
$\text{ENOB}^{(1)}$	Effective Bits	$V_{\text{REF}+} = \text{AVCC} = 3.3\text{V}$, $T_A = 25^\circ\text{C}$, $f_s = 1\text{Msps}$	9.9	10.7	-	bits
$\text{SNR}^{(1)}$	Signal to Noise Ratio	$V_{\text{REF}+} = \text{AVCC} = 3.3\text{V}$, $T_A = 25^\circ\text{C}$, $f_s = 1\text{Msps}$	63.1	67.3	-	dB
$\text{DNL}^{(2)}$	Differential non-linearity	$V_{\text{REF}+} = \text{AVCC} = 3.3\text{V}$, $T_A = 25^\circ\text{C}$, $f_s = 500\text{ksps}$	-1	-0.9/+1.3	+1.8	LSB
$\text{INL}^{(2)}$	Integral non-linearity		-3.3	-2.2/+2.2	+3.3	
$E_o^{(1)}$	Offset error		-	-1.2/+3.5	-	
$E_g^{(1)}$	Gain error		-	-2.0/+3.4	-	
$E_T^{(1)}$	Total unadjusted error		-	± 5.4	-	

1. 由设计保证，不在生产中测试。
2. 由综合评估得出，不在生产中测试。
3. ADC 的典型应用如下图所示：



对于 0.5LSB 采样误差精度要求的条件下，外部输入阻抗的计算公式如下：

$$R_{AIN} \leq \frac{T_s}{C_{ADC} * (N+1) * \ln(2)} - R_{ADC} = \frac{M}{f_{ADCCLK} * C_{ADC} * (N+1) * \ln(2)} - R_{ADC}$$

其中 T_s 为采样时间，N 为 ADC 位数 12， f_{ADCCLK} 为 ADC 时钟频率（ f_{PCLK} 除以寄存器 ADC_CR0.CLKDIV 所设置的分频比），M 为采样周期个数（采样时间占 M 个 ADC 时钟周期，具体值请参见寄存器 ADC_CR0.SAM）。

下表为典型工作条件下，ADC 最短采样时间 T_s 和外部电阻 R_{AIN} 的关系（ $M=12$ ，采样误差 0.5LSB 的条件下）。对于其它特殊的外部输入阻抗值，亦可以通过前面给出的外部输入阻抗计算公式计算出对应的最短采样时间的要求。

表 4-26 ADC 最短采样时间 T_s 和外部电阻 R_{AIN} 的关系

R_{AIN} (Ω)	最短采样时间 T_s (ns)
10	218
47	223
68	226
100	231
150	238
220	248
330	264
470	284
680	314
1000	360
1500	433
2200	533
3300	692
4700	894
6800	1197
10000	1658
15000	2379

对于上述典型应用，应注意：

- 尽量减小 ADC 输入端口 AIN_x 的寄生电容 $C_{parasitic}$ 。
- 除了考虑 R_{AIN} 值外，如果信号源 V_{AIN} 的内阻较大时，也需要加入考虑。

4.3.15 VC 特性

表 4-27 VC 特性

符号	参数	条件	最小值	典型值	最大值	单位
V_{in}	Input voltage range	-	0	-	5.5	V
V_{com}	Input common mode range	-	0.2	-	$V_{CC}-0.2$	V
V_{offset}	Input offset	$0.8V \leq V_{com} \leq (AV_{CC}-0.8V)$	$VCx_CR0.BIAS=0b00$	-	± 20	mV
			$VCx_CR0.BIAS=0b01$	-	± 20	
			$VCx_CR0.BIAS=0b10$	-	± 10	
			$VCx_CR0.BIAS=0b11$	-	± 10	
		$0.2V \leq V_{com} \leq 0.8V$ or $(AV_{CC}-0.8V) \leq V_{com} \leq (AV_{CC}-0.2V)$	$VCx_CR0.BIAS=0b00$	-	± 33	
			$VCx_CR0.BIAS=0b01$	-	± 32	
			$VCx_CR0.BIAS=0b10$	-	± 26	
			$VCx_CR0.BIAS=0b11$	-	± 25	
I_{comp}	Comparator's current	$VCx_CR0.BIAS=0b00$ $VCx_CR0.BIAS=0b01$ $VCx_CR0.BIAS=0b10$ $VCx_CR0.BIAS=0b11$	-	0.23 0.46 9.1 18.2	-	μA
$T_{response}$	Comparator's response time when one input cross another	$VCx_CR0.BIAS=0b00$ $VCx_CR0.BIAS=0b01$ $VCx_CR0.BIAS=0b10$ $VCx_CR0.BIAS=0b11$	-	2500 1400 120 80	-	ns
T_{setup}	Comparator's setup time when ENABLE. Input signals unchanged.	-	-	360	-	ns
$V_{hysteresis}$	Comparator's hysteresis voltage	$VCx_CR0.HYS=0b00$ $VCx_CR0.HYS=0b01$ $VCx_CR0.HYS=0b10$ $VCx_CR0.HYS=0b11$	-	0 10 20 30	-	mV
$R_{in}^{(1)}$	allowable source resistance of the input signal	$VCx_CR0.HYS=0b00$ $VCx_CR0.HYS=0b01/0b10/0b11$	-	-	100k 400	Ω

符号	参数	条件	最小值	典型值	最大值	单位
T _{filter}	Digital filter time	VCx_CR0.FLTTIME=0b000	-	0	-	μs
		VCx_CR0.FLTTIME=0b001	-	8	-	μs
		VCx_CR0.FLTTIME=0b010	-	16	-	μs
		VCx_CR0.FLTTIME=0b011	-	32	-	μs
		VCx_CR0.FLTTIME=0b0100	-	64	-	μs
		VCx_CR0.FLTTIME=0b0101	-	128	-	μs
		VCx_CR0.FLTTIME=0b0110	-	256	-	μs
		VCx_CR0.FLTTIME=0b0111	-	512	-	μs
		VCx_CR0.FLTTIME=0b1000	-	1024	-	μs
		VCx_CR0.FLTTIME=0b1001	-	2048	-	μs
		VCx_CR0.FLTTIME=0b1010	-	4096	-	μs
		VCx_CR0.FLTTIME=0b1011	-	8192	-	μs
		VCx_CR0.FLTTIME=0b1100	-	16384	-	μs
		VCx_CR0.FLTTIME=0b1101	-	16384	-	μs
		VCx_CR0.FLTTIME=0b1110	-	16384	-	μs
		VCx_CR0.FLTTIME=0b1111	-	16384	-	μs



说明

1. 由设计保证，不在生产中测试。

4.3.16 定时器特性

有关输入输出复用功能引脚（输出比较、输入捕获、外部时钟、PWM 输出）的特性详情，参见下表。

表 4-28 高级定时器（ATIM3）特性⁽¹⁾

符号	参数	条件	最小值	最大值	单位
t _{res}	定时器分辨时间	-	1	-	t _{TIMCLK}
		f _{TIMCLK} =48MHz	20.8	-	ns
f _{ext}	外部时钟频率	f _{TIMCLK} =48MHz	0	24	MHz
Res _{Tim}	定时器分辨率		-	16	位
T _{counter}	选择内部时钟时，16 位计数器时钟周期	-	1	65536	t _{TIMCLK}
		f _{TIMCLK} =48MHz	0.0208	1363	μs

 说明

1. 由设计保证，不在生产中测试。

表 4-29 复合定时器（CTIM）特性⁽¹⁾

符号	参数	条件	最小值	最大值	单位
t _{res}	定时器分辨时间	-	1	-	t _{TIMCLK}
		f _{TIMCLK} =48MHz	20.8	-	ns
f _{ext}	外部时钟频率	f _{TIMCLK} =48MHz	0	24	MHz
Res _{Tim}	定时器分辨率	-	-	16	位
T _{counter}	选择内部时钟时，16 位计数器	-	1	65536	t _{TIMCLK}

 说明

1. 由设计保证，不在生产中测试。

表 4-30 IWDG 特性⁽¹⁾

符号	参数	条件	最小值	最大值	单位
t _{res}	IWDG 溢出时间	f _{WDGCLK} =10kHz	0.4	209715.2	ms

 说明

1. 由设计保证，不在生产中测试。

4.3.17 通信接口

4.3.17.1 I2C 特性

I2C 接口特性如下表：

表 4-31 I2C 接口特性⁽¹⁾

符号	参数	标准模式（100k）		快速模式（400k）		高速模式（1M）		单位
		最小值	最大值	最小值	最大值	最小值	最大值	
t_{SCLL}	SCL 时钟低时间	4.7	-	1.25	-	0.5	-	μs
t_{SCLH}	SCL 时钟高时间	4.0	-	0.6	-	0.26	-	μs
$t_{SU.SDA}$	SDA 建立时间	250	-	100	-	50	-	ns
$t_{HD.SDA}$	SDA 保持时间	0	-	0	-	0	-	μs
$t_{HD.STA}$	开始条件保持时间	2.5	-	0.625	-	0.25	-	μs
$t_{SU.STA}$	重复的开始条件建立时间	2.5	-	0.6	-	0.25	-	μs
$t_{SU.STO}$	停止条件建立时间	0.25	-	0.25	-	0.25	-	μs
t_{BUF}	总线空闲（停止条件至开始条件）	4.7	-	1.3	-	0.5	-	μs

 说明

1. 由设计保证，不在生产中测试。




图 4-5 I2C 接口时序

4.3.17.2 SPI 特性

表 4-32 SPI 接口特性⁽¹⁾

符号	参数	条件	最小值	最大值	单位
$t_{c(SCK)}$	串行时钟的周期	主机模式 $f_{PCLK}=48MHz$	83.3	-	ns
		主机模式 $f_{PCLK}=16MHz$	125	-	ns
		从机模式 $f_{PCLK}=48MHz$	125	-	ns
		从机模式 $f_{PCLK}=16MHz$	250	-	ns
$t_{w(SCKH)}$	串行时钟的高电平时间	主机模式	$0.5 \times t_{c(SCK)}$	-	ns
		从机模式	$0.5 \times t_{c(SCK)}$	-	ns

符号	参数	条件	最小值	最大值	单位
$t_{w(SCKL)}$	串行时钟的低电平时间	主机模式	$0.5 \times t_{c(SCK)}$	-	ns
		从机模式	$0.5 \times t_{c(SCK)}$	-	ns
$t_{su(SSN)}$	从机选择的建立时间	从机模式	$0.5 \times t_{c(SCK)}$	-	ns
$t_{h(SSN)}$	从机选择的保持时间	从机模式	$0.5 \times t_{c(SCK)}$	-	ns
$t_{v(MO)}$	主机数据输出的生效时间	$f_{PCLK}=32MHz$	-	3	ns
$t_{h(MO)}$	主机数据输出的保持时间	$f_{PCLK}=32MHz$	2	-	ns
$t_{v(SO)}$	从机数据输出的生效时间	$f_{PCLK}=16MHz$	-	148	ns
$t_{h(SO)}$	从机数据输出的保持时间	$f_{PCLK}=16MHz$	47	-	ns
$t_{su(MI)}$	主机数据输入的建立时间	-	25	-	ns
$t_{h(MI)}$	主机数据输入的保持时间	-	2	-	ns
$t_{su(SI)}$	从机数据输入的建立时间	-	2	-	ns
$t_{h(SI)}$	从机数据输入的保持时间	-	95	-	ns

 说明

1. 由设计保证，不在生产中测试。

SPI 接口信号的波形和时序参数如下：




图 4-6 SPI 时序图（主机模式）




图 4-7 SPI 时序图 (从机模式 CPHA=0)





图 4-8 SPI 时序图 (从机模式 CPHA=1)

5 封装信息


5.1 封装尺寸

5.1.1 QFN20 封装




Symbol	3 x 3 Millimeter		
	Min	Nom	Max
A	0.50	0.55	0.60
A1	0.00	0.02	0.05
A3	0.152REF		
b	0.15	0.20	0.25
D	2.90	3.00	3.10
D2	1.40	1.50	1.60
E	2.90	3.00	3.10
E2	1.40	1.50	1.60
e	0.30	0.40	0.50
L	0.25	0.35	0.45
K	0.40REF		
H	0.35REF		
R	0.075	--	--

5.1.2 QFN14 封装



Symbol	3 x 3 Millimeter		
	Min	Nom	Max
A	0.40	0.45	0.50
A1	0.00	0.02	0.05
A3	0.127REF		
b	0.15	0.20	0.25
D	1.95	2.00	2.05
D2	1.15	1.20	1.25
E	1.95	2.00	2.05
E2	1.15	1.20	1.25
e	0.35BSC		
L	0.15	0.20	0.25
K	0.207BSC		
H	0.20REF		

5.1.3 TSSOP20 封装



Symbol	Millimeter		
	Min	Nom	Max
A	--	--	1.20
A1	0.05	--	0.15
A2	0.90	1.00	1.05
A3	0.34	0.44	0.54
b	0.20	--	0.28
b1	0.20	0.22	0.24
c	0.10	--	0.19
c1	0.10	0.13	0.15
D	6.40	6.50	6.60
E	6.20	6.40	6.60
E1	4.30	4.40	4.50
e	0.65BSC		
L	0.45	0.60	0.75
L1	1.00REF		
L2	0.25BSC		
R	0.09	--	--
R1	0.09	--	--
S	0.20	--	--
θ1	0°	--	8°
θ2	10°	12°	14°
θ3	10°	12°	14°




说明

Dimensions “D” and “E1” do not include mold flash.

5.2 焊盘示意图


5.2.1 QFN20 封装 (3mm x 3mm)



说明

- 尺寸单位是毫米。
- 尺寸仅做参考。


5.2.2 QFN14 封装 (2mm x 2mm)



说明

- 尺寸单位是毫米。
- 尺寸仅做参考。

5.2.3 TSSOP20 封装




说明

- 尺寸单位是毫米。
- 尺寸仅做参考。


5.3 丝印说明

以下给出各封装正面丝印的 Pin1 位置和信息说明。

QFN20 封装 (3mm x 3mm)



TSSOP20 封装



 说明

上图空白框表示与生产相关的可选标记，本节不作说明。

5.4 封装热阻系数

封装芯片在指定工作环境温度下工作时，芯片表面的结温 T_j (°C) 可以按照下面的公式计算：

$$T_j = T_A + (P_D \times \theta_{JA})$$

- T_A 是指封装芯片工作时的环境温度，单位是°C；
- θ_{JA} 是指封装对工作环境的热阻系数，单位是°C/W；
- P_D 等于芯片的内部功耗 (P_{INT}) 和芯片工作时 I/O 引脚产生的功耗 (P_{IO}) 之和，单位是 W。

$$P_D = P_{INT} + P_{IO}$$

▶ P_{INT} 是芯片的内部功耗，产品的 I_{CC} 与 V_{CC} 的乘积。

▶ P_{IO} 是芯片所有输出 IO 的功耗，计算公式为： $P_{IO} = \sum(V_{OL} * I_{OL}) + \sum((V_{CC} - V_{OH}) * I_{OH})$

芯片在指定工作环境温度下工作时芯片表面的结温 T_j ，不可以超出芯片可容许的最大结温度 T_{j0} 。

表 5-4 各封装热阻系数表

Package Type and Size	Thermal Resistance Junction-ambient Value (θ_{JA})	Unit
QFN20 3mm x 3mm / 0.4mm pitch	70 $\pm$ 10%	°C/W
TSSOP20	91 $\pm$ 10%	°C/W

Preliminary

版本记录

文档版本	发布日期	修改说明
Beta1.00	2024/12/31	第一次发布。

Preliminary